Dane tekstu dla wyniku:	1
Identyfikator tekstu:	PWN_1202900002641
Tytuł:	Nie tylko DDR
Wydawca:
Źródło:	Enter nr 1
Kanał:	#kanal_prasa_miesiecznik
Typ:	#typ_publ
Autorzy:	Ryszard Sobkowski,
Data publikacji:	2002
Jak przebiega odczyt danych z matrycy pamięci DRAM? Pierwszą fazę żądania odczytu z pamięci stanowi podanie adresu wiersza, w którym znajduje się żądana komórka i zatwierdzeniu tego adresu, po ustabilizowaniu się stanu szyny adresowej sygnałem RAS (Row Address Strobe). Następnie na szynę adresową pamięci podawany jest adres kolumny, zawierającej żądaną komórkę, który zatwierdzany jest sygnałem CAS (Column Address Strobe). Odstęp czasu pomiędzy sygnałami RAS i CAS wynika z konstrukcji pamięci i musi zapewnić czas nie tylko na ustabilizowanie się stanu szyny adresowej, lecz także na wysterowanie wiersza do odczytu. Czas wysterowania odczytu wiersza jest dość długi, ze względu na sporą pojemność, jaka w tym czasie jest ładowana - przy każdorazowym zaadresowaniu wiersza następuje odświeżenie zawartości wszystkich jego komórek. W praktyce wymusza to, by odstęp pomiędzy sygnałami RAS i CAS wynosił co najmniej dwa, a często trzy cykle zegara pamięci. Po przyjęciu sygnału CAS, z opóźnieniem określanym jako czas dostępu do pamięci i wynoszącym we współczesnych pamięciach kilka nanosekund , na szynie danych pojawia się zawartość zaadresowanej komórki. Czas dostępu, który wynika z konstrukcji oraz wymiaru technologicznego i jakości wykonania pamięci, nie powinien być dłuższy od jednego cyklu jej zegara, wyznacza on więc maksymalną częstotliwość taktowania. Tym niemniej efektywny czas dostępu procesora do danych, nazywany opóźnieniem przesłania danych, trwa co najmniej 6 cykli zegara pamięci. Sposób adresowania komórek w pamięciach DRAM umożliwia redukcję opóźnienia przesłań przez tzw. stronicowanie (page mode) i przesłania seryjne (burst mode). Obydwa tryby opierają się na tej samej zasadzie: z wiersza raz zaadresowanego dokonywane są odczyty wybranych (stronicowanie) lub kolejnych, następujących po sobie (burst mode) kolumn. W tych trybach pracy bardzo ważnym parametrem jest minimalny okres powtarzania sygnału CAS, oznaczany symbolem CL (CAS Latency) - we współczesnych pamięciach wynosi on 2-3 cykle zegara.